|
|
@ -2,7 +2,7 @@ |
|
|
|
\label{app:electronics} |
|
|
|
|
|
|
|
Il sistema elettronico che consente di applicare il ciclo di retroazione |
|
|
|
tra la posizione rilevate della microsfera nelle trappole e la posizione di |
|
|
|
tra le posizioni rilevate delle microsfere nelle trappole e le posizioni di |
|
|
|
queste ultime nel campione è reso particolarmente complesso dalla necessità |
|
|
|
di operare le correzioni in un tempo estremamente breve, per raggiungere un tempo |
|
|
|
di reazione significativamente inferiore al tempo di rilassamento diffusivo |
|
|
@ -20,7 +20,7 @@ Questi possono essere configurati, in fase di programmazione della scheda, |
|
|
|
per eseguire determinate funzioni logiche. |
|
|
|
Una volta programmata, la scheda è in grado di eseguire le funzioni logiche |
|
|
|
impostate e elaborare segnali proveniente dall'esterno attraverso dei \textit{pin} di input. |
|
|
|
Il risultato dell'elaborazione può essere immagazzinati in appositi registri |
|
|
|
Il risultato dell'elaborazione può essere immagazzinato in appositi registri |
|
|
|
(code) e letto su richiesta (ad esempio di un computer esterno), oppure |
|
|
|
utilizzato per comandare dei \textit{pin} di output presenti sulla scheda. |
|
|
|
|
|
|
@ -29,11 +29,11 @@ le componenti del circuito logico richiesto e quindi configurare i blocchi |
|
|
|
della scheda per \textit{realizzare} le funzioni del circuito integrato |
|
|
|
disegnato. |
|
|
|
|
|
|
|
Uno dei principali vantaggi dell'uso di schede FPGA sta nel fatto che il tempo |
|
|
|
di esecuzione delle singole operazioni è deterministico e riproducibile tra una |
|
|
|
iterazione e all'altra, a differenza di quanto accade nei PC dove l'accesso |
|
|
|
di ogni applicazione ai cicli di processore viene controllato da priorità |
|
|
|
e schedulatori del sistema operativo. |
|
|
|
Uno dei principali vantaggi dell'uso di schede FPGA sta nel fatto che |
|
|
|
il tempo di esecuzione delle singole operazioni è deterministico e |
|
|
|
riproducibile tra iterazioni successive, a differenza di quanto accade |
|
|
|
nei PC dove l'accesso di ogni applicazione ai cicli di processore |
|
|
|
viene controllato da priorità e schedulatori del sistema operativo. |
|
|
|
|
|
|
|
Per gli scopi di questa tesi è stata programmata una scheda FPGA per leggere |
|
|
|
i valori dei fotodiodi a quadrante (da cui si può estrapolare la posizione |
|
|
@ -41,18 +41,19 @@ relativa delle microsfere rispetto al centro della trappola) e controllare |
|
|
|
l'angolo di deflessione dei laser delle trappole (e quindi la loro posizione |
|
|
|
nel campione). |
|
|
|
|
|
|
|
Per ottenere questo risultato è stata scelta una scheda prodotta FPGA prodotta |
|
|
|
da National Instrument (USB-7855), programmabile attraverso interfaccia USB, |
|
|
|
dotata di 48 canali digitali configurabili come output o input e 8 convertitori |
|
|
|
analogico-digitali (ADC) integrati. |
|
|
|
Per ottenere questo risultato è stata scelta una scheda FPGA prodotta |
|
|
|
da National Instrument (USB-7855), programmabile attraverso |
|
|
|
interfaccia USB, dotata di 48 canali digitali configurabili come |
|
|
|
output o input e 8 convertitori analogico-digitali (ADC) integrati. |
|
|
|
|
|
|
|
La logica di funzionamento è stata definita utilizzando l'ambiente di sviluppo |
|
|
|
LabVIEW FPGA: questo permette di disegnare sotto forma di diagramma a blocchi |
|
|
|
la sequenza di funzioni da applicare sui dati ingresso. |
|
|
|
A partire da questo diagramma LabVIEW FPGA è in grado di generare il circuito |
|
|
|
logico necessario e descriverlo (secondo le specifiche del linguaggio VHDL). |
|
|
|
Un ulteriore passaggio converte il codice VHDL in istruzioni di programmazione |
|
|
|
della scheda, che vengono eseguite attraverso la connessione USB. |
|
|
|
La logica di funzionamento è stata definita utilizzando l'ambiente di |
|
|
|
sviluppo LabVIEW FPGA: questo permette di disegnare sotto forma di |
|
|
|
diagramma a blocchi la sequenza di funzioni da applicare sui dati in |
|
|
|
ingresso. A partire da questo diagramma LabVIEW FPGA è in grado di |
|
|
|
generare il circuito logico necessario e descriverlo (secondo le |
|
|
|
specifiche del linguaggio VHDL). Un ulteriore passaggio converte il |
|
|
|
codice VHDL in istruzioni di programmazione della scheda, che vengono |
|
|
|
eseguite attraverso la connessione USB. |
|
|
|
|
|
|
|
\begin{figure}[ht] |
|
|
|
\centering |
|
|
@ -69,7 +70,7 @@ collegata direttamente ai convertitori analogico/digitali dell'FPGA. |
|
|
|
La differenza tra il segnale misurato in ingresso e il set-point viene |
|
|
|
trasformata, attraverso un fattore di conversione determinato in fase di |
|
|
|
calibrazione, in una variazione della frequenza del segnale elettronico |
|
|
|
inviato ai trasduttori presenti sui modulatori acusto ottici. |
|
|
|
inviato ai trasduttori presenti sui deflettori acusto ottici. |
|
|
|
|
|
|
|
La generazione del segnale elettronico alla frequenza richiesta è |
|
|
|
delegata a due generatori digitali di segnale (DDS, Direct Digital |
|
|
@ -102,18 +103,19 @@ e ha richiesto un'analisi precisa del segnale trasportato su ciascun |
|
|
|
conduttore del bus tra FPGA e DDS. |
|
|
|
In ultima analisi si è rilevato come fenomeni di \textit{diafonia} tra |
|
|
|
i vari conduttori presenti sul cavo utilizzato per connettore l'FPGA ai DDS |
|
|
|
(cavo fornito da National Instrument) portino ad un allungamento del |
|
|
|
(cavo fornito da National Instrument) portino ad un allungamento del |
|
|
|
transiente necessario affinché tutti i bit del bus raggiungano il valore |
|
|
|
impostato. |
|
|
|
|
|
|
|
Si è quindi dovuto procedere a rallentare la velocità di scrittura |
|
|
|
delle singole \textit{word} sui DDS, inserendo un piccolo tempo morto |
|
|
|
(nell'ordine dei nanosecondi) tra la scrittura della word e il trasferimento |
|
|
|
nel registro di memoria. |
|
|
|
(nell'ordine dei nanosecondi) tra la scrittura della \textit{word} e |
|
|
|
il trasferimento nel registro di memoria. |
|
|
|
|
|
|
|
In conclusione si è osservata una completa risoluzione dei problemi osservati |
|
|
|
con una variazione dei tempi di reazione del sistema ampiamente trascurabile |
|
|
|
rispetto al limiti dettati dal rate di campionamento del segnale dei QPD. |
|
|
|
In conclusione si è osservata una completa risoluzione dei problemi |
|
|
|
osservati con una variazione dei tempi di reazione del sistema |
|
|
|
ampiamente trascurabile rispetto al limiti dettati dal rate di |
|
|
|
campionamento del segnale dei QPD. |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|